Erweiterte Technologiefähigkeiten für Chiplet-Innovationen
Wichtiger Beitrag zum Aufbau der APECS-Pilotlinie im Rahmen des EU Chips Acts.
Das Fraunhofer-Institut für angewandte Festkörperphysik erweitert seine technologischen Fähigkeiten im Bereich der III-V-Verbindungshalbleiter und leistet damit einen wertvollen Beitrag zum Aufbau der APECS-Pilotlinie im Rahmen des EU Chips Acts. Das Ministerium für Wirtschaft, Arbeit und Tourismus Baden-Württemberg beteiligt sich an der Förderung mit 4,35 Millionen Euro. APECS ermöglicht es, in den kommenden viereinhalb Jahren europaweit die Forschungs- und Entwicklungsinfrastruktur weiter auszubauen. Die Gesamtförderung beträgt 730 Millionen Euro, bereitgestellt durch EU, BMBF und weitere Förderungen.
Die APECS-Pilotlinie ist ein wichtiger Baustein des EU Chips Acts, um Chiplet-Innovationen voranzutreiben und die Forschungs- und Fertigungskapazitäten für Halbleiter in Europa zu erhöhen. Sowohl großen Industrieunternehmen als auch kleinen und mittelständischen Unternehmen und Start-ups wird die Pilotlinie einen niederschwelligen Zugang zu Cutting-Edge-Technologien ermöglichen und für sichere, resiliente Halbleiterwertschöpfungsketten sorgen.
Die APECS-Pilotlinie setzt beim skalierbaren Industrietransfer neu entwickelter Innovationen im Bereich Heterointegration, insbesondere beim Einsatz neuer Chiplet-Technologien an und schlägt so die Brücke zur anwendungsorientierten Forschung. APECS geht über herkömmliche System-in-Package-Methoden hinaus und zielt darauf ab, robuste und vertrauenswürdige heterogene Systeme zu liefern, die die Innovationsfähigkeit der europäischen Halbleiterindustrie erheblich steigern.
Als ein in der Forschungsfabrik Mikroelektronik Deutschland FMD kooperierendes Institut entwickelt das Fraunhofer-IAF im Rahmen von APECS neuartige Chiplets auf Basis der hybriden Halbleitermaterialsysteme Indiumgalliumarsenid-auf-Silizium und Galliumnitrid-auf-Siliziumcarbid sowie Microbump-Interposer. Diese Technologien eignen sich aufgrund herausragender Werte in zentralen Parametern wie Rauschen, Ausgangsleistung und Effizienz besonders gut für Hochfrequenzanwendungen und versprechen Innovationen in der Messtechnik, Kommunikation, Radartechnik und Sensorik.
„Chiplets bieten signifikante Vorteile bei der Entwicklung und Fertigung von besonders performanten elektronischen und optischen Komponenten, da sie kompakte und hocheffiziente multifunktionale Systeme ermöglichen. Die Kombination verschiedener Funktionen wie Ansteuerungslogik und Verstärker auf einem Träger verbessert sowohl die Leistungsfähigkeit als auch die Energieeffizienz eines Systems“, erläutert Patrick Waltereit, Abteilungsleiter Technologie am Fraunhofer-IAF.
Um einen einfachen Transfer in die Industrie zu gewährleisen, sollen Entwicklung und Fertigung der Chiplets und Interposer am Fraunhofer-IAF auf 6‘ Zoll-Wafern stattfinden. Im Reinraum des Instituts werden deshalb neue Anlagen für die Bereiche Epitaxie, Prozesstechnologie und Messtechnik beschafft und in Betrieb genommen. Zudem werden bestehende Prozesse für die Chiplet- und Interposer-Fertigung angepasst.
Die steigenden Performance- und Kosten-Anforderungen an elektronische Komponenten führen dazu, dass konventionelle Halbleiter-Chips zunehmend an ihre technologischen Grenzen stoßen. Die Prozessierung großer integrierter Schaltungen, wie sie für umfassende Funktionalitäten erforderlich sind, verursacht hohe Kosten, da einzelne Defekte sich extrem stark auf die Ausbeute eines einzelnen Wafers auswirken. Zudem sorgen chemische und mechanische Unverträglichkeiten verschiedener Materialien und Schichtstrukturen dafür, dass nur in begrenztem Umfang unterschiedliche Technologien auf einem Wafer realisiert werden können.
Eine neuartige Lösung, um die Systemfunktionalität effizient zu steigern, besteht in der elektrischen oder optischen Verbindung einzelner kleiner Komponenten, der Chiplets, auf einem gemeinsamen Substrat, dem Interposer. Durch den Chiplet-Ansatz können die einzelnen Technologien jeweils die für sie optimale Epitaxie und Prozessierung durchlaufen und bilden im Anschluss durch verlustarme Integration ein hochfunktionales, flexibles und effizientes System auf Chipgröße. Diese Modularisierung erhöht außerdem die Skalierbarkeit, vereinfacht das Chipdesign und verkürzt die Zeit bis zur Markteinführung von Innovationen.
Fh.-IAP / RK
